EUROPEAN PATENT (FICE

Patent Abstracts of Japan

PUBLICATION NUMBER

04085952

PUBLICATION DATE

18-03-92

APPLICATION DATE

27-07-90

APPLICATION NUMBER

02201008

APPLICANT: FUJITSU LTD;


INVENTOR : KOYAE KENJI;


INT.CL.

H01L 23/50 H01L 23/28

TITLE

: SEMICONDUCTOR DEVICE







ABSTRACT :

PURPOSE: To improve soldering reliability by arranging leads, which are exposed on the bottom face of a semiconductor chip sealing package, at the sections facing to the periphery of the package without projecting to the outside of the periphery.

CONSTITUTION: A semiconductor chip 11 is fastened on a stage 12 and sealed with a resin package 13. Leads 21-28 are arranged at the sections facing to the periphery 13a of the resin package 13 flush with its bottom face 13b and exposed on the bottom face 13b without projecting to the outside of the periphery 13a. Circular through holes 21a-28a are made in approximately the center of the leads 21-28. Cut-out sections 13a-1-13a-8 are made at where the leads 21-28 are arranged and their through holes 21a-28a are exposed upward. Wires 14 are bonded to the chip 11 and protrusions 21b-28b at the inner edges of the leads 21-28. The stage 12 and the leads 21-28 are connected to a frame 15 and cut on lines I₁-I₁ after resin sealing. Thereby imperfect soldering caused by a bent lead is prevented.

COPYRIGHT: (C) JPO

® 日本国特許庁(JP)

① 特許出願公開

平4-85952 ⑩公開特許公報(A)

❸公開 平成4年(1992)3月18日 广内整理番号 識別記号 3lnt. Cl. 5 9054-4M 6412-4M 9054-4M R J G 23/50 23/28 23/50 H 01 L 審査請求 未請求 請求項の数 2 (全5頁)

半導体装置 ❷発明の名称

願 平2-201008 ②特

平 2 (1990) 7 月27日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 健 二 小 八 重 @発 明 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 ⑪出 顯 人

外2名 弁理士 伊東 忠彦 四代 理 人

1. 発明の名称 半導体装置

2. 特許請求の範囲

(1) リード(21~28)を、半導体チップ (11)を封止したパッケージ(13)の周縁 (13a)に臨む部位に、抜パッケージ(13) の底面(13b)に露出し且つ上記題縁 (13a)より外方に突出させずに設けてなる機 成としたことを特徴とする半導体装置。

(2) 上記リード(21~28)は、貫通孔 (21a~28a) を有し、且つ上紀パッケージ (13)は、上記周線 (13a) のうち上記りー ド(21~28)に対応する部位に、上記貫通孔 (2 l a ~ 2 8 a) を露出させる切欠(l 3 a - , ~13 a.,) を有する請求項!記載の半導体装置。

3. 発明の詳細な説明

表面実装型の半導体装置に関し、

リードを変形しにくい構造として半田付けの信 頼性の向上を可能とすることを目的とし、

リードを、半導体チップを封止したパッケージ の周縁に関む部位に、抜パッケージの底面に露出 し且つ上記周縁より外方に突出させずに設けて横 成する。

(発明の詳細な説明)

本発明は表面実装型の半導体装置に関する。 一般に表面実装型の半導体装置は、リードを半 田付けされてブリント配線板上に実装される。 このため、リードは、半田付け不良が生じにく い形状及び構造であることが望ましい。

(従来の技術)

第9図は従来の1例の半導体装置1を示す。

特開平4-85952(2)

 3はリードであり、樹脂パッケージ4の側 飲から外方に突出している。

この半導体装置しは、第10図に示すように、 リード2、3をブリント配線板4上のフットブリ ント6、7に半田8、9により半田付けされて実 装される。

(発明が解決しようとする課題)

リード2.3は変形し易い。

リード2が符号2aで示すように変形した場合には、実装のときにリード2aがフットブリント 5から伴いた所謂リード弾きの状態となり、半田 未着となって半田付け不良となってしまう。

本発明は、リードを変形しにくい構造として半田付けの信頼性の向上を可能とした半導体装置を提供することを目的とする。

(課題を解決するための手段)

講求項目の発明は、リードを、半導体チップを 対比したパッケージの周線に臨む部位に、該パッ

囚者してあり、樹脂パッケージ! 3 により針止されている。

2 1 ~ 2 8 は 9 ードであり、掛脂バッケージ 1 3 の周縁 1 3 a に臨む部位に掛筋パッケージ 1 3 の底面 1 3 b と同一面とされて底面 1 3 b に 舞出して且つ上記周縁 1 3 a より外方に突出せず に致けてある。

各リード21~28の略中央には円形の貫通孔 21a~28aが半田付けを良好にするために形 成してある。

13 a - 1 ~ 13 a - 1 は夫々切欠であり、樹脂パッケージ13 の周縁 13 a のうちリード 21 ~ 28 の部位に形成してあり、貫通孔 21 a ~ 28 a が上方に露出している。これにより、後述するように半田付けの良否の検査がし易くなっている-

1 4 はワイヤであり、半導体チップ l l とりード2 l ~ 2 8 の内側線の突部 2 l b ~ 2 8 b とにポンディングされている。

ステージ12及びリード21~28は、第3回

ケージの底面に露出し且つ上記周縁より外方に突 出させずに設けてなる構成とする。

請求項2の発明は、上記り一ドは、貫通孔を有し、且つ上記パッケージは、上記周縁のうち上記リードに対応する部位に、上記貫通孔を奪出させる切欠を有する構成とする。

(NE III)

請求項目の発明において、リードをパッケージ から実出させる構成は、リードの曲がりを無くす

請求項2の発明において、リードの貫通孔は、 半田付けされる領域を拡大する。

また、リードの貫通孔及びパッケージの切欠は、 貫通孔内の半田フィレットの目視を可能とする

(実施例)

第1図乃至第4図は本発明の一実施例になる半 導体装置10を示す。

11は半導体チップであり、ステージ(2上に

に示すようにフレーム!5と連結されており、樹 脂針止後に練ℓ,~ℓ。に沿って切断される。

上記構成の半導体装置 1 0 においては、各リード2 1 ~ 2 8 が樹脂パッケージ 1 3 の周線 1 3 a から外方に突出していないため取扱中に、リード曲りは起きない。

このため、第5図に示すように、全部のリード 21~28が対応するフットプリント30に半田 31により確実に半田付けされた状態で、半導体 装置10はプリント配線板32上に表面実装される。

第6図に拡大して併せて示すように、各リード21~28の下面とフットブリント30との間が半田付けされると共に、フットブリント30と各リード21~28の外縁部21c~28cとの間が半田フィレット31aにより被着され(第5図参照)、更には貫通21a~28aとフットブリント30との間が半田フィレット31bにより被

特にフットプリント30と賞通孔21a~

特開平4-85952(3)

2 8 a との間の半田フィレット 3 1 b による半田付けによって半田付け部分の領域の拡大が図られ、 各リード 2 1 ~ 2 8 はフットブリント 3 0 と強固に半田付けされ、半導体装置 1 0 はブリント配線 板 3 2 上に強固に実装される。

半田がフットプリント30及びリード21の賃 通孔21aに共にぬれ性が良い場合には半田が フットプリント30上及び賃通孔21aの内壁に 位がって、半田フィレット31bは第6図に示す ように深い凹曲面となる。

半田のリード21 に対するぬれ性が良くなく、 リード21 が半田をはじく場合には、貫通孔 21 a内の半田フィレットは第7 図中符号 31 c - で示す如くに、凸曲面となる。

また半田のフットプリント30に対するぬれ性が良くない場合には、フットプリント30が半田をはじき、貫通孔21a内の半田フィレットは第8図中符号31c-1で示すように小さな凹曲面となる。

ここで、樹脂パッケージ13には切欠13a--

リード曲かりに起因する半田付け不良の発生か無くなり、半導体装置の半田付けによる実装の信頼 性を向上させることが出来る。

請求項2の発明によれば、リードの貫通孔内への半田付けによって半田付け部分の領域を拡大し得、半導体装置をその分強固に実装し得る。

また、パッケージに切欠を設けたことによって 貫通孔の半田フィレットを目視可能となり、これ によって半田付けの良否の検査を容易に且つ確実 に行うことが出来る。

4. 図面の簡単な説明

第1図は本発明の一実施例による半導体装置の extands

・第2図は第1図の半導体装置の底面側からみた 斜視図、

第3図は第1図の半導体装置を樹脂パッケージ を省略して示す平面図、

郭4図は第1図の半導体装置を樹脂パッケージを省略して示す側面図、

~ | 3 a ... があるため、半導体装置 | 0 を実装した状態で、上方からリード 2 | ~ 2 8 の貫通孔 2 | a ~ 2 8 a の個所を目視することが可能であ

また半田フィレットが深い凹曲面であるかこれ 以外の曲面であるかは目視によって明確に区別す ることが容易である。

このため、上記の半導体装置し 0 では、実装後における半田付けの良否の目視による検査を誤りなく行うことが可能となる。

また、光学的な外観検査機を用いた場合でも半田のリードに対するぬれ性の良否が従来のリード 形状に比べ、明確となるので、確実に検査することができる。

(発明の効果)

以上説明した様に、請求項上の発明によれば、 リードがパッケージから外方に突出していないた め、半導体装置の取扱い中にリード曲がりが起き ることを動止することが出来る。これにより、

第5回は第1回の半導体装置の実装状態を示す 料視回、

第 6 図は第 5 図中 VI - VI 線に沿う拡大断面図、

第7図は半田付け不良の1例を示す図、

第8図は半田付け不良の別の例を示す図、

第3図は従来の半導体装置の1例を示す図、

第10図は第9図の半導体装置の半田付け不良 を示す図である。

図において、

10は半導体装置、

11は半導体チップ、

13は樹脂パッケージ、

13 a は周縁

13 a-1~13 a-1は切欠、

136は底面

2 1 ~ 2 8 Ht 11 - F.


2 i a ~ 2 B a は貫通孔、

30はフットブリント、


3 1 は半田、

特開平4-85952(4)


3 1 a は 半田 フィレット、3 2 は ブリント 配線 板を示す。



本発明の一実施例にほる半導体被量の糾視団 第 1 図



第1回の半導体装置の底面側が5みた斜視図 第2図




渇1図の半等体接量を樹脂パッケージを省略 して示す平面図

14 11 14 -13

夢1図の半導体を置き他が飛パーケージを 省略して示す側面図

第 4 図

特開平4-85952(5)



第1回の半算体装置の実装状態を示す斜視図 第 5 図







表 5 图中VI-VI 線に沿り断面図 第 8 図



半田村け不良の1/例を示す図 第 7 図




半田村け不良の別の別を示す図 第 8 図



従来の半事体装置の1例を示す図

第 9 図



英9図の半導体装置の半田付け 不良を示す図

第 10 図